1 RISC-V简介

1.1什么是RISC-V

CPU（中央处理器），也被称为微处理器，相当于电子产品的大脑。在通信领域当中，几乎所有的重要信息都要由这个“大脑”所掌控，CPU芯片和操作系统是网信领域最基础的核心技术。 CPU主要有两大指令集：复杂指令集（Complex Intruction Set Computer，CISC）架构——x86，精简指令集（Reduced Intruction Set Computer，RISC）架构——ARM、MIPS和RISC-V 。而 RISC-V正是一种基于“精简指令集（RISC）”原则的开源指令集架构。

RISC-V是加州大学伯克利分校（University of California at Berkeley，以下简称UCB）设计并发布的一种开源指令集架构，其目标是成为指令集架构领域的Linux，应用覆盖IoT（Internet of Things）设备、桌面计算机、高性能计算机等众多领域。其产生是因为UCB的研究人员在研究指令集架构的过程中，发现当前指令集架构存在如下问题。

（1）绝大多数指令集架构都是受专利保护的，比如：x86、MIPS、Alpha，使用这些架构需要授权，限制了竞争的同时也扼制了创新。

（2）当前的指令集架构都比较复杂，不适合学术研究，而且很多复杂性是因为一些糟糕的设计或者背负历史包袱所带来的。

（3）当前的指令集架构都是针对某一领域的，比如：x86主要是面向服务器、ARM主要是面向移动终端，为此对应的指令集架构针对该领域做了大量的领域特定优化，缺乏一个统一的架构可以适用多个领域。

（4）商业的指令集架构容易受企业发展状况的影响，比如：Alpha架构就随着DEC公司的被收购而几近消失。

（5）当前已有的各种指令集架构不便于针对特定的应用进行自定义扩展。

为此，UCB的研究人员Krste Asanovic、Andrew Waterman、Yunsup Lee决定设计一种新的指令级架构，并决定以BSD授权的方式开源，希望借此可以有更多创新的处理器产生、有更多的处理器开源，并以此降低电子产品成本[2]。

RISC-V自2014年正式发布以来，受到了包括谷歌、IBM、Oracle等在内的众多企业以及包括剑桥大学、苏黎世联邦理工大学、印度理工学院、中国科学院在内的众多知名学府与研究机构的关注和参与，围绕RISC-V的生态环境逐渐完善，并涌现了众多开源处理器及SoC采用RISC-V架构，这些处理器既有标量处理器，也有超标量处理器，既有单核处理器，也有多核处理器，本文接下来将简单介绍RISC-V架构的基本设计，随后将详细描述目前采用RISC-V架构的开源处理器与SoC。

1.2 与开源指令集架构比较

在RISC-V发布之前，实际上已经有几种开源指令级架构，包括SPARC V8、OpenRISC，其中SUN发布的开源多核多线程处理器OpenSparcT1、OpenSparcT2，以及欧空局的LEON3采用的就是SPARC V8，OpenRISC也有同名的开源处理器，在[2]中介绍了RISC-V与前两者的比较，如表2所示。此外，OpenRISC的许可证为GPL，这意味着所有的指令集改动都必须开源。而RISC-V的许可证是较为宽松的BSD License授权。

1.2.2 与商业指令集架构比较

UCB的研究人员设计了一款采用RISC-V指令集架构的开源处理器Rocket，并且已经成功流片了11次，其中采用台积电40nm工艺时的性能与采用同样工艺的，都是标量处理器的ARM Cortex-A5的性能对比如表3所示。可见Rocket占用更小的面积，使用更小的功耗，但是性能却更优。

2 基于RISC-V的开源处理器研究现状

目前基于RISC-V架构的开源处理器有很多，既有标量处理器Rocket，也有超标量处理器BOOM，还有面向嵌入式领域的Z-scale、PicoRV32等。

2.1 标量处理器——Rocket

Rocket是UCB设计的一款64位、5级流水线、单发射顺序执行处理器，主要特点有：

支持MMU，支持分页虚拟内存，所以可以移植Linux操作系统
具有兼容IEEE 754-2008标准的FPU
具有分支预测功能，具有BTB（Branch Prediction Buff）、BHT（Branch History Table）、RAS（Return Address Stack）

Rocket是采用Chisel（Constructing Hardware in an Scala Embedded Language）编写的，这也是UCB设计的一种开源的硬件编程语言，是Scala语言的领域特定应用，可以充分利用Scala的优势，将面向对象（object orientation）、函数式编程（functional programming）、类型参数化（parameterized types）、类型推断（type inference）等概念引入硬件编程语言，从而提供更加强大的硬件开发能力。Chisel除了开源之外，还有一个优势就是使用Chisel编写的硬件电路，可以通过编译得到对应的Verilog设计，还可以得到对应的C++模拟器。Rocket使用Chisel编写，就可以很容易得到对应的软件模拟器。同时，因为Chisel是面向对象的，所以Rocket的很多类可以被其他开源处理器、开源SoC直接使用。

Rocket已经被流片11次之多，其性能比较参考前文表3。

2.2 超标量乱序执行处理器——BOOM

BOOM（Berkeley Out-of-Order Machine）是UCB设计的一款64位超标量、乱序执行处理器，支持RV64G，也是采用Chisel编写，利用Chisel的优势，只使用了9000行代码，流水线可以划分为六个阶段：取指、译码/重命名/指令分配、发射/读寄存器、执行、访存、回写。

借助于Chisel，BOOM是可参数化配置的超标量处理器，可配置的参数包括：

取指、译码、提交、指令发射的宽度
重排序缓存ROB（Re-Order Buffer）、物理寄存器的大小
取指令缓存、RAS、BTB、加载、存储队列的深度
有序发射还是无序发射
L1 cache的路数
MSHRs（Miss Status Handling Registers）的大小
是否使能L2 Cache

UCB已经在40nm工艺上对BOOM进行了流片，测试结果如表4所示。可见BOOM与商业产品ARM Cortex-A9的性能要略优，体现在面积小、功耗低。

2.3 处理器家族——SHAKTI

SHAKTI^[4]是印度理工学院的一个计划，目标是设计一系列适合不同应用环境的、基于RISC-V的开源处理器，以及一些IP核，以便搭建SoC。这些处理器是E-Class、C-Class、I-Class、M-Class、S-Class、H-Class、T-Class、N-Class，目前已经开源的是前三个，使用Bluespec System Verilog编写。

E-Class：32位标量处理器，3级流水线，支持RISC-V的C（Compress）扩展，目标是超低功耗处理器。
C-Class：32位或者64位标量处理器，3-8级流水线，支持MMU、具有容错功能、支持RISC-V的C扩展，目标也是超低功耗处理器。
I-Class：64位、1-8核，乱序执行处理器，共享L2 Cache、支持双线程、SIMD/VPU，目标是通用处理器。
M-Class：I-Class的增强版，增加了指令发射大小、支持四线程、最高支持16核，目标是通用处理器、低端服务器和移动应用。
S-Class：64位、超标量多线程处理器，支持L3 Cache、RapidIO、HMC（Hybrid Memory Cube）、向量处理单元，还有协处理器用于数据库访问、加密算法、机器学习，最高支持64核，目标是通用处理器、服务器。
H-Class：64位、32-128核、支持多线程、顺序或者乱序执行处理器，具有向量处理单元，目标是高性能计算。
T-Class：64或者128位处理器，其中通过为存储器引入Tag，从而增强其安全性。
N-Class：目标是通过自定义的扩展进行网络数据处理。

2.4 嵌入式应用处理器——ORCA

PicoRV32是由VectorBlox公司设计的一款32位标量处理器，目标是应用于嵌入式领域，采用VHDL编写，实现了RV32IM，也可以移除其中的M扩展，也就是移除乘法除法扩展，从而减少芯片占用资源，甚至可以移除与定时器有关的指令，从而仅仅实现RV32E。当将ORCA作为一个软核下载到FPGA上的时候，其资源占用与主频如表5所示。

2.5 其他开源处理器

（1）RI5CY

RI5CY是由苏黎世联邦理工大学和波罗尼亚大学联合设计的一款小巧的4级流水线开源处理器，实现了RV32IC，以及RV32M中乘法指令mul，其目标是作为并行超低功耗处理器项目PULP（Parallel Ultra Low Power）的处理器核，所以RI5CY在RISC-V的基础上增加了许多扩展，包括硬件循环、乘累加、高级算术指令等。采用UMC的65nm工艺进行流片，RI5CY主频可以达到654MHz，动态功耗是17.5uW/MHz^[6]。采用SystemVerilog编写。

（2）RIDECORE

RIDECORE (RIsc-v Dynamic Execution CORE) 是由东京工业大学设计发布的一款超标量乱序执行处理器，实现了RV32IM，6级流水线，分别是取指、译码、指令分配、发射、执行、提交，可以同时取两条指令、对两条指令译码、提交两条指令。采用的是Gshare分支预测机制。

（3）Hwacha

Hwacha是由UCB开发的一款向量处理器，UCB将Hwacha作为RISC-V的一个非标准扩展Xhwacha，已经以28nm和45nm的工艺流片多次，主频在1.5GHz以上，目前还在研发中，正在修改OpenCL的编译器，以适合Hwacha，UCB计划以开源的形式发布其代码。

（4）f32c

f32c是由萨格勒布大学设计发布的32位、5级流水线、标量处理器，原本实现的是MIPS指令集，后来添加实现了RISC-V指令集，处理器包括分支预测、直接映射缓存，同时发布的还有SDRAM控制器、SRAM控制器、视频FrameBuffer、SPI控制器、UART、GPIO等IP，使用VHDL编写代码。使用f32c处理器核，萨格勒布大学发布了FPGArduino项目，该项目将一块FPGA开发板变为一个Arduino板，并且可以使用Arduino IDE进行程序编译下载。

（5）Z-scale/V-scale

Z-scale是UCB发布的针对嵌入式环境的32位、3级流水线、单发射标量处理器，实现了RV32IM，指令总线和数据总线都是AHB-Lite。Z-scale采用是Chisel编写代码，利用Rocket中的代码，仅增加了604行代码就实现了Z-scale。V-scale是Z-scale对应的Verilog版本。

（6）sodor

sodor是UCB发布的针对教学的32位开源处理器系列，采用Chisel编码实现，可以很容易的得到对应的C++模拟器。sodor系列有五种处理器，分别是单周期处理器、2级流水线处理器、3级流水线处理器、5级流水线处理器、可执行微码的处理器。

（7）PicoRV32

PicoRV32是由RISC-V开发者Clifford Wolf设计发布的一款大小经过优化的开源处理器，实现了RV32IMC，并且根据不同环境可配置为实现RV32E、RV32I、RV32IC、RV32IM、RV32IMC。内置一个可选择的中断控制器。其特点是小巧，在Xilinx7系列芯片上占用750-2000个LUT，速度可以达到250-400MHz。PicoRV32采用Verilog编写代码。

（8）Tom Thumb

Tom Thumb是由RISC-V开发者maikmerten设计发布的一款32位、6级流水线开源处理器，实现了RV32I，目标是尽量减少FPGA的资源占用，在Cyclone IV系列FPGA上大约占用资源1200 LEs。采用VHDL编写代码。

（9）FlexPRET

FlexPRET^[7]是由UCB设计发布的5级流水线、多线程处理器，目标是使用在实时嵌入式应用中，线程数量可配置为1-8。为了提高嵌入式处理器的资源利用率，每个硬件线程被标记为硬实时（hard real-time thread）或者软实时（soft real-time thread），硬实时线程按照固定的频率被调度，如果当前没有硬实时线程可调度，再调度软实时线程。使用Chisel编写代码。

（10）YARVI

YARVI（Yet Another RISC-V Implementation）是由RISC-V开发者Tommy Thorn设计发布的一款简单的、32位开源处理器，实现了RV32I，使用Verilog作为开发语言。其出发点不在于性能，而是要能够清晰、准确的实现RV32I。

3 基于RISC-V的开源SoC研究现状

3.1 Rocket-Chip

UCB为了方便用户学习，同时也为了便于重复使用已设计好的硬件模块，在GitHub上建立了Rocket-Chip Generator的项目，其中包括了Chisel、GCC、Rocket处理器，以及围绕Rocket的一系列总线单元、外设、缓存等，并且采用了参数化的配置方法，从而可以方便的创建不同性能要求的基于Rocket处理器的SoC。采用Chisel编写，主要的子模块如下。

Chisel：UCB设计的开源硬件编程语言。
Hardfloat：参数可配置的、兼容IEEE 754-2008标准的浮点单元。
Riscv-tools：开发工具，包括GCC、Newlib，以及移植的Linux。
Rocket：Rocket处理器，包括L1 Cache。
Uncore：实现了需要与Rocket紧密连接的功能单元，比如L2 Cache、L1 Coherence Hub等。
Juntions：实现了不同协议的接口之间的转换。
Rocketchip：顶层模块，同时也实现了内部总线TileLink向外部总线AXI或者AHB的转换。

前文介绍的BOOM、Z-scale都可以通过配置Rocket-Chip的不同参数得到。

3.2 LowRISC

LowRISC是由剑桥大学为主的一些研发人员成立的非营利性组织，主要是设计发布基于RISC-V指令集的64位开源SoC，其成员有树莓派的合作者，所以其目标是希望将设计的SoC做成类似于树莓派那样价格便宜、功能丰富、拥有大量用户的开源硬件。LowRISC发布的SoC的名称也是LowRISC，是在Rocket-Chip的基础上改进开发的，采用System Verilog编写改进部分的代码。主要特点是：

（1）Tagged Memory：给每一个存储位置都增加了一个Tag，目前是双字（64bit）对应一个Tag（4bit），目的是防止控制流劫持攻击，同时也有其他的一些用处，比如：垃圾回收、设置watchpoint等。为了实现Tagged Memory，LowRISC为RISC-V增加了两条指令用来读写Tag。2015年4月发布的0.1版本中具有该功能。

（2）Untethered：早期的Rocket-Chip需要依赖于一个通用处理器的协助才能够启动，才能够访问串口、网口、SD卡等外设，Untethered LowRISC通过实现（Memory mapping I/O）、片上NASTI interconnect等功能，解决了上述问题。2015年11月发布的0.2版本中具有该功能。

（3）Trace Debugging：引入了Open SoC Debug，支持Trace Debugging，可以收集指令执行记录，便于离线或者在线分析。2016年7月发布的0.3版本中具有该功能。

3.3 PULPino

PULPino是苏黎世联邦理工大学和波罗尼亚大学联合发布的基于RISC-V的开源处理器，其处理器核RI5CY在前文已述，苏黎世联邦理工大学和波罗尼亚大学本来设计的项目是PULP，这是一个多核SoC项目，考虑到这个项目太复杂，有许多IP、自定义工具集，不方便开源，所以开发者决定先开源一个单核SoC项目，即PULPino。PULPino直接使用了PULP项目的许多IP。

PULPino具有一个AXI互连总线，另外还有一个APB总线，用来连接低速外设，比如：GPIO、UART、I²C控制器、SPI Master控制器等。调试模块支持Advanced Debug Unit。PULPino包括一个Boot ROM，其中可以写入BootLoader，从而实现在启动的时候从外部Flash读入程序并执行。

3.4 RISC-V VHDL

RISC-V VHDL是俄罗斯的GNSS Sensor公司发布的基于Rocket的开源SoC，其前身是莫斯科物理技术学院的一个项目。该项目的处理器核直接就用的是Rocket，可以配置为只有L1Cache，也可以配置为包括L2Cache，在此基础上，提供了大量的IP核，采用类似LEON3的GRLIB库的方式，所有的IP核都是即插即用，RISC-V VHDL提供了一个AXI总线，IP核都挂载在该总线上。IP核包括：UART、GPIO、中断控制器、以太网控制器，此外还支持DSU（Debug Support Unit），均采用VHDL编写代码。

RISC-V VHDL中大多数IP核都是开源的，唯一商业的是GNSSLIB，这是一个与定位导航有关的库，也是RISC-V VHDL的特色。

4 RISC-V的应用前景与缺点

因为x86适合处理大量数据，在传统PC与服务器领域处于霸主地位，在手机带来的科技革命趋势下，需要快速处理数据，ARM架构在手机处理器IP领域一统江湖。在半导体的历史上，X86、ARM作为主流架构一直都占有着很大的市场。随着物联网时代的来临，而RISC-V作为新兴架构，以其精简的体量，或许在未来的IoT领域中能取得绝对的优势。

RISC-V的应用之一：IoT的“碎片化”需求，因为IoT领域对AI芯片即要求高计算能力，又需要低延迟，所以，IoT芯片设计速度要快、成本要低、能量身定制。同时嵌入式市场具备少量多样的特点，在各细分应用场景并未形成真正壁垒，架构的选择五花八门。以上原因成就了RISC-V绝佳的突破口。RISC-V的开源能降低成本，也能让用户自由修改，可定制化，RISC-V生态与敏捷设计同源。目前，国内外已有多家芯片企业投入大量资金研发RISC-V在IoT领域的应用。

未来的物联网大概会有300亿个设备被链接起来，那么物联网安全并不是奢侈品，而是必需品。而RISC-V的开源特性允许广泛的受众检查其体系结构，并在它们成为大范围的安全事件之前纠正它们。RISC-V可以通过提供“修复”核心而无需实际更改核心的机会来影响我们现有的网络犯罪流行。

RISC-V的应用之二：手机市场 。根据SiFive首席执行官Naveed Sherwani的预测，两年之后RISC-V就会进军手机市场，与高通、苹果、三星、联发科等ARM公司抢智能手机处理器市场，同时有可能威胁低功耗笔记本处理器。目前ARM公司的营收数据略有下滑，2017与2018年，ARM的设计IP市占率分别下滑1.6%及1.5%。因此，ARM也作出了相应的改善策略。2019年7月，Arm 推出新的授权模式“Flexible Access”：对于中低阶芯片的授权，未来客户不再需要缴纳“预付款”才能看到设计细节。

RISC-V的应用之三：服务器市场 。虽然目前RISC-V的高性能市场一片空白，但RISC-V本身用来设计高性能芯片是没有问题的，学术界已经有基于RISC-V架构的511核处理器（Celerity）。只是基于RISC-V的低门槛特点，进入的企业体量较为小巧，没有足够的资金做长期布局与研发，高性能等需要较长研发时间的领域尚无人尝试。

根据SiFive首席执行官Naveed Sherwani的预测，5年后RISC-V指令的处理器就有可能进军服务器市场，AMD、英特尔这样的x86处理器公司也许将要担心。

RISC-V的应用之四：存储市场 。硬盘本身并不需要像SSD那样庞大的计算资源，但是由于新的磁记录技术，更复杂的功能（例如，基于NAND Flash的
缓存，健康管理，QoS），它们的处理要求也在增长增强等。这对存储器中控制芯片的计算能力要求变高了。硬盘本身并不需要像SSD那样庞大的计算资源，但是由于新的磁记录技术，更复杂的功能（例如，基于NAND Flash的缓存，健康管理，QoS），它们的处理要求也在增长增强等。这对存储器中控制芯片的计算能力要求变高了。虽然数据可以就近传输到附近的服务器汇总进行处理，这需要更为强大的服务器，但服务器本身对处理快数据的效率不高，因此硬盘不仅存储数据，还需要处理它。

目前RISC-V被认为最适合应用在IoT市场。因为IoT市场的情况更为灵活，是一个“碎片化”的市场，客户需求相对多样化，目前尚无任一架构统一市场，而RISC-V具有低功耗、低成本、灵活可扩展及安全可靠的特性。

RISC-V最大的缺点是目前尚缺少生态系统 。 CPU 架构的影响力主要是依赖他生长的一整套生态系统，比如基于x86的Windows，基于ARM的Android。RISC-V现在最缺的是生态系统，特别是IoT碎片化的性质，没有一个统一的软件栈生态。

RISC-V基金会其实对此并不做任何定义，生态系统的搭建交予使用者来自行发挥。并且生态系统并非一蹴而就，根据RISC-V基金会亚太区副秘书长郭雄飞所言，唯有RISC-V MCU大规模量产，开发者真正随手可得，相应的软件生态才能大规模爆发。

而且，在AI芯片赛道上，RISC-V有个最强的竞争者 MIPS 。ARM、MIPS和RISC-V皆属于精简指令集（RISC）架构。在智能手机时代，由于MIPS选择消费电子时，Arm选择了手机市场，即使ARM与MIPS的诞生时间相差些许，但更晚出现的Arm成为了智能手机时代的标签。MIPS和RISC-V两者的架构也相差不大。因此，在2018年12月MIPS宣布开源之后，MIPS可能成为RISC-V在AI时代强有力的竞争者。并且基于MIPS指令集的芯片已经有100亿颗的出货，这意味着MIPS处理器在机顶盒、录音笔、智能手表等市场已经非常成熟。未来，政策、生态、软件等方面的因素是两个指令集在AI时代竞赛的重要考量。

RISC-V是国内芯片厂商一次弯道超车的机会。目前所有的通用x86架构处理器技术都掌握在英特尔和AMD公司手中，ARM则也受到美国政策的限制。同时信息安全也是近几年来一直在强调的话题。在政府、海关、金融、铁路、民航、医疗、军警等重要部门，保障其通信安全尤为重要。RISC-V的开源特性，使得国内企业可以继续使用。同时因为其模块化的设计，可以直接应用模块，使用门槛不高。并且对于新时代IoT等趋势的驱动下，RISC-V对比其余架构存在较大的优势，国内企业提前布局，或可成为该行业巨头之一。自2019年开始，国内半导体设计厂商基于RISC-V的芯片已经陆续发布，形势向好。